| 授業科目名（和文） ［Course］ |
回路デザイン演習 |
| 授業科目名（英文） ［Course］ |
Logic Design Exercise |
| 学部（研究科） ［Faculty］ |
情報工学部 |
| 学科（専攻） ［Department］ |
情報システム工学科 |
| 担当教員（○：代表教員） [Principle Instructor(○) and Instructors] |
○佐藤 洋一郎 自室番号（2406）、電子メール（sato**ss.oka-pu.ac.jp） ※利用の際は,** を @に置き換えてください |
| 単位数 ［Point(Credit)］ |
2単位 |
| 対象学生 ［Eligible students］ |
3年次生 |
| 授業概略と目標 ［Course description and Objects］ |
論理回路の設計自動化手法の習得を主目標とする。代表的なハードウェア記述言語であるVHDLを用いて、小規模な組合せ回路と順序回路の動作を記述し、論理合成およびシミュレーション手法を習得する。次に、単純な機能を持つCPUの設計を通して、目的に応じた仕様作成能力を養成し、大規模論理回路の設計手法を習得する。また、設計結果に関するプレゼンテーションを行うことにより、基礎的なコミュニケーション能力を養う。 |
| 到達目標 ［Learning Goal］ |
1. 基本的な組合せ論理回路のVHDLによる設計技術を身に付ける。 2. 基本的な順序回路のVHDLによる設計技術を身に付ける。 3. CPUの設計?作成手順を身に付ける。 4. 問題解決能力を身に付ける。 5. プレゼンテーション技術を身に付ける。 |
| 履修上の注意 ［Notes］ |
「電子情報回路」、「論理回路」、「計算機工学入門〈計算機工学〉」、「計算機アーキテクチャ〈計算機アーキテクチャB〉」に関する基本的な知識が必要である。 |
| 授業計画とスケジュール ［Course schedule］ |
1. VHDLによる設計法A（代入文） 2. VHDLによる設計法B（順次処理文：IF文，loop文，case文） 3. 順序回路の設計A（カウンタ） 4. 組合せ回路の設計（ALU） 5. 順序回路の設計B（状態マシン） 6. 実装ツールの使用方法 7. CPUの仕様の検討A（仕様の検討） 8. CPUの仕様の検討B（構造の検討） 9. CPUの仕様の検討C（発表） 10. CPUの設計A（コーディング） 11. CPUの設計B（コーディング） 12. CPUの設計C（コーディング） 13. CPUの設計D（コーディング） 14. FPGAへの実装A（実装） 15. FPGAへの実装B（プログラムの作成と動作確認） |
| 成績評価方法と基準 ［Grading policy (Evaluation)］ |
演習への取り組み、プレゼンテーション、レポートを総合して、上記目標の達成度を評価する。 |
| 教科書 ［Textbook］ |
教科書：「HDLによるVLSI設計」（深山正幸、北川章夫、秋田純一、鈴木正國、共立出版） 参考書：「VHDLの基礎」（Z?ナバビ著、佐藤一幸訳、日経BP出版センター） |
| 自主学習ガイド及び キーワード ［Self learning］ |
CPUの設計の設計は2～3名のグループで行う。また、設計のスケジューリングを各グループで作成することとしている。このため、演習の時間までに実施する作業内容，分担等について、打ち合わせを充分行っておくこと。 |
| 開講年度 ［Year of the course］ |
25 |
| 備考 | 特になし |