| 授業科目名（和文） ［Course］ |
計算機システム工学 |
| 授業科目名（英文） ［Course］ |
Computer System Engineering |
| 学部（研究科） ［Faculty］ |
情報工学部 |
| 学科（専攻） ［Department］ |
情報システム工学科 |
| 担当教員（○：代表教員） [Principle Instructor(○) and Instructors] |
○佐藤 洋一郎 自室番号（2406）、電子メール（sato**ss.oka-pu.ac.jp） ※利用の際は,** を @に置き換えてください |
| 単位数 ［Point(Credit)］ |
2単位 |
| 対象学生 ［Eligible students］ |
3年次生 |
| 授業概略と目標 ［Course description and Objects］ |
コンピュータシステムの中核であるマイクロプロセッサ技術と計算機システムの高速化を目指す並列分散処理を中心に学ぶ。こられの高速化を実現するためのキーテクノロジーとなるマイクロプロセッサのパイプライン処理や並列分散処理のシステム構成?基礎技術について概説する。 |
| 到達目標 ［Learning Goal］ |
1. コンピュータシステムの中核であるマイクロプロセッサの高速化技法を理解する。 2. 記憶装置の高速化技法を理解する。 3. パイプライン処理に関する基礎知識の習得 4. 並列分散処理に関する基礎知識の習得 |
| 履修上の注意 ［Notes］ |
「計算機工学入門〈計算機工学〉」、「計算機アーキテクチャ〈計算機アーキテクチャB〉」を履修していることが望ましい。 |
| 授業計画とスケジュール ［Course schedule］ |
1. 授業の概要の説明 2. 記憶装置の高速化技法A ：キャッシュメモリの概念 3. 記憶装置の高速化技法B ：キャッシュメモリのアーキテクチャ 4. 記憶装置の高速化技法C ：命令キャッシュの種類と機能化 5. CPUの高速化技法A ：スーパースカラの原理 6. CPUの高速化技法B ：VLIWの原理 7. CPUの高速化技法C ：演算パイプライン原理 8. CPUの高速化技法D ：SIMDの原理 9. CPUの高速化技法E ：DSPにおけるSIMD 10. 並列コンピュータA ：分類 11. 並列コンピュータB ：相互結合網（単一） 12. 並列コンピュータC ：相互結合網（多段：非閉塞網） 13. 並列コンピュータD ：相互結合網（多段：基本置換，閉塞網） 14. 並列コンピュータE ：SIMD型 15. 並列コンピュータF ：マルチプロセッサ型 |
| 成績評価方法と基準 ［Grading policy (Evaluation)］ |
講義中にレポート課題を提示しその講義中あるいは次回の講義の冒頭で提出させ、期末試験を第16回目に実施する。上記目標の達成度を評価する際の配分は、試験結果70％、レポート評価30％とする。なお、出席率が2/3以上を、期末試験の受験資格とする。 |
| 教科書 ［Textbook］ |
教科書：使用しない 参考書：「コンピュータアーキテクチャの基礎」（柴山著、近代科学社） 「並列分散処理」（谷口秀夫 著 コロナ社） |
| 自主学習ガイド及び キーワード ［Self learning］ |
参考書：「コンピュータアーキテクチャの基礎」（柴山著、近代科学社）に掲載されている全ての問題を必ず自分で解いておくこと。授業の最後に次回の授業内容を指示するので、参考書：「コンピュータアーキテクチャの基礎」（柴山著、近代科学社）の該当部分を必ず読んでくること。 |
| 開講年度 ［Year of the course］ |
24 |
| 備考 | 特になし |