| 授業科目名（和文） ［Course］ |
論理設計 |
| 授業科目名（英文） ［Course］ |
Logic Design |
| 学部（研究科） ［Faculty］ |
情報工学部 |
| 学科（専攻） ［Department］ |
情報システム工学科 |
| 担当教員（○：代表教員） [Principle Instructor(○) and Instructors] |
○佐藤 洋一郎 自室番号（2406）、電子メール（sato**ss.oka-pu.ac.jp） ※利用の際は,** を @に置き換えてください |
| 単位数 ［Point(Credit)］ |
2単位 |
| 対象学生 ［Eligible students］ |
3年次生 |
| 授業概略と目標 ［Course description and Objects］ |
集積回路ICは、コンピュータ、ゲーム機、家電、自動車等のあらゆる分野に広く利用されているが、それに関連した技術は急速に進歩しており、その大規模化、複雑化は留まるところを知らない上に、開発サイクルは年々短くなっている。そこで、大規模かつ複雑なICを短期間に設計するために、コンピュータによる自動化が進められており、ハードウェア記述言語HDLと論理合成ツールを用いた設計手法が実用化された。本講義では，現在最も普及しているHDLであるVHDLを用いたIC設計について，その基礎知識から応用技術までを講述する。 |
| 到達目標 ［Learning Goal］ |
1. VHDLの記述、基本構文に関する基礎技術を理解する。 2. VHDLのシミュレーション、論理合成に関する基礎技術を理解する。 3. 組合せ論理回路の設計手順を理解する。 4. 順序回路の設計手順を理解する。 |
| 履修上の注意 ［Notes］ |
「計算機工学入門〈計算機工学〉」、「データ構造とアルゴリズム〈アルゴリズムとデータ構造〉」、「論理回路」、「電子情報回路」、「計算機アーキテクチャ〈計算機アーキテクチャＢ〉」を履修し、コンピュータの概念的な構造、論理回路の構造等を理解しておくことが望ましい。 |
| 授業計画とスケジュール ［Course schedule］ |
1. 授業の概要の説明 2. HDLの基本要素 3. VHDLの基本構文A ：識別子、データタイプ 4. VHDLの基本構文B ：オブジェクト、演算子 5. VHDLの基本構文C ：順次処理文、属性 6. VHDLの基本構文D ：階層構造、サブプログラム 7. 組合せ論理回路の設計A ：基本論理ゲート 8. 組合せ論理回路の設計B ：階層設計 9. 組合せ論理回路の設計C ：デコーダ、エンコーダ 10. 組合せ論理回路の設計D ：マルチプレクサ 11. 組合せ論理回路の設計E ：加算器、ALU 12. 順序回路の設計A ：カウンタ 13. 順序回路の設計B ：レジスタ 14. 順序回路の設計C ：状態マシンの設計 15. 順序回路の設計D ：設計結果の検証 |
| 成績評価方法と基準 ［Grading policy (Evaluation)］ |
講義中にレポート課題を提示しその講義中あるいは次回の講義の冒頭で提出させ、期末試験を第16回目に実施する。上記目標の達成度を評価する際の配分は、試験結果70％、レポート評価30％とする。なお、出席率が2/3以上を、期末試験の受験資格とする。 |
| 教科書 ［Textbook］ |
教科書：「HDLによるVLSI設計」（深山正幸、北川章夫、秋田純一、鈴木正國、共立出版） 参考書：「VHDLの基礎」（Z?ナバビ著、佐藤一幸訳、日経BP出版センター） |
| 自主学習ガイド及び キーワード ［Self learning］ |
4～5回程度、回路設計支援ツールISEを用いて、実際にVHDLで回路を記述し、シミュレーションを行う。これらの課題は、必ず次回の授業までに完成させておくこと。 |
| 開講年度 ［Year of the course］ |
24 |
| 備考 | 特になし |