



報告者	学科名	情報通信工学科	職名	教授	氏名	伊藤信之
研究課題	小型ミリ波無線センサの検討					
研究組織	氏名	伊藤信之	所属・職	情報工学部・教授	専門分野	集積回路
	分担者	橋本佳紀	システム工学専攻博士前期課程1年	集積回路	送信部・ローカル部設計	
		林祐樹	システム工学専攻博士前期課程1年	集積回路	受信部設計	
		栢野陽平	システム工学専攻博士前期課程1年	集積回路	ローカル部設計	
研究実績の概要	<p>1. 研究の進行状況</p> <p>(1) 送信部回路の小型化・低消費電力化</p> <p>本研究で検討した回路を図1に示す。NMOSのクロスカップル差動発振器の共振器のインダクタに相互誘導で結合した出力用インダクタを付加し、クロスカップル差動発振器で生成した大出力を無駄なく出力できる回路トポロジーとしている。なお、今回はテストチップということもあり、電流源等は設けずに直接VDDに接続する回路形式とした。図2に試作したチップのチップ写真を示す。チップは370 μm × 280 μmでチップ面積は0.104 mm²となり、2015年に試作した回路と比較して、約1/25に面積縮小ができた。チップの測定結果は、周波数21.8 GHzにおいて出力電力は16.2 dBm、電力効率21.5%、1 MHz離調の位相雑音は-122 dBc/Hzとなり、出力電力は目標を達成し、電力効率は目標にやや達しなかったが、1 MHz離調の位相雑音は、現段階でこの周波数領域において世界で最も低い値となった。</p> <p>この結果は2021年 Asia-Pacific Microwave Conferenceにて研究分担者の橋本君によって発表された[1]。</p>					
	 <p>図1 本研究で検討した24GHz高出力電力発振器</p>  <p>図2 24GHz高出力電力発振器のチップ写真</p>					

<p>研究実績の概要</p>	<p>(2)受信部回路面積の小型化・低消費電力化 図3に本研究で検討した受信増幅器回路を示す。この回路では、カスコード回路のソース接地トランジスタ M1のドレインインダクタ (L1) とカスコードトランジスタ M2のゲートインダクタ (L2) を相互誘導で結合させることにより、M2のトランスコンダクタンスを、</p> $G_{m2} = \left(1 + k \sqrt{\frac{L_2}{L_1}} \right) g_{m2}$ <p>とすることができ、高性能化が期待できる回路とした。図4に試作したチップのチップ写真を示す。測定結果については、現段階で測定途中であり、詳細は記せないが、約17dB程度のゲインが得られており、今後の測定結果に期待が持たれる。</p> <p>2. まとめ 本研究において、送信部/ローカル部および受信増幅器の設計、試作、評価を行うことによって送信部/ローカル部のコア回路の検証ができ、受信増幅器の結果が纏まれば、小型ミリ波無線センサの実現に一步近づく事が可能となる。</p>
<p>成果資料目録</p>	<p>[1] Y. Hashimoto, N. Itoh, T. Morishita and K. Komoku, "A Study on High-Efficiency 24-GHz CMOS Voltage Control Oscillator," 2021 IEEE Asia-Pacific Microwave Conference (APMC), 2021, pp. 235-237, doi: 10.1109/APMC52720.2021.9661920.</p>




図3 本研究で検討した24GHz受信増幅器




図4 24GHz受信増幅器のチップ写真