平成25年度 独創的研究助成費実績報告書

平成26年 3月28日

申 請 者	学科名 情報システ.	ム工学科	職名	教授	氏名	有本	和民	印
調査研究課題	エネルギー消費量を 1/500 にする革新的ノーマリオフコンピュータ基本技術の研究							
交付決定額	400,000円							
調査研究組織	氏 名	所属・職		専門	専門分野		役割分担	
	代 表							
	分							
	担							
	者							
調査研究実績 の概要	[研究実績要旨] 組込みシステムの低消費電力化のため、現在NEDOプロジェクトで提唱されている1/10の低消費電力化を目指すノーマリオフコンピューティングをさらに発展させて、1/500の飛躍的な低消費電力化を実現するための独自の基本アーキテクチャの調査研究を実施し、以下の結果を得た。また集積回路の世界最高学会であるISSCCの極東委員長としての、技術ロードマップ作成、センサ・LSIの技術融合検討を通して、本研究へのフィードバックを行い、優位化技術の考案・特許アイデア創出を行った。(次年度出願予定) 1. マルチフロア電源アーキテクチャの研究従来比1/500の飛躍的な低消費電力化のための基本アーキテクチャの検討基本設計と課題の抽出を完了した。・超低電圧動作とリーク電流の削減・電荷再利用効率の向上と低電圧安定動作論理回路 2. システムの高速処理のための並列処理に対応できる高効率なエネルギー供給方式を実現できることを検証した。・マルチフロア縦型並列エネルギー供給機構の考案した。3. 要素技術としての高密度・低消費電力メモリの設計・低電圧動作のためのデバイスバラツキを考慮した、メモリセルの設計・読み出し、書き込み安定動作を実現するメモリ方式の提案・ 今後、本年度成果をベースにマルチフロア電源の本格設計に取り組む予定							

「研究実績内容概要」

1. マルチフロア電源アーキテクチャ

図2に示すマルチフロア電源アーキテクチャの基本検討を実施し、基本機能としての1/500の飛躍的な低消費電力化の可能性を検証し、以下の解題を抽出した。




図1 従来の超低電圧・並列化回路

- ・50mVの超低電圧動作のため、デバイスバラツキを 回避するための基本ロジック回路
- ・サブスレッショールド電流を削減し、トランジスタ のオン・オフ電流比の確保
- ・マルチフロア電源の各ローカル電位の安定化





図2. マルチフロア電源

2. 並列処理対応型高効率なエネルギー供給電源方式

図2のマルチフロア電源アーキテクチャをベースに、縦積み並列回路への電源供給の高効率化の検討を行い、並列動作負荷が理想的な場合、ほぼ100%のエネルギー効率が得られることお検証した。

3. マルチフロア電源対応高密度・低消費電力メモリの設計

図3に示すメモリ構成により、メモリセルのデバイスバラツキ回避と、低消費電力化の相反する両立を考案し、安定動作を検証した。



1. IEEE Journal of Solid-State Circuits, Nov. 2013

"Low Power On-Chip Charge-Recycling DC-DC Conversion Circuit and System,"

2. 電子情報通信学会 システムLSIワークショップ 2013年5月 招待講演:デジタル低消費電力技術

3. IEEE A-SSCC 2013 (アジア最高の集積回路システム学会) 招待パネル From Sensor to Cloud; What is a Role of Integrated Circuits?

調査研究実績 の概要

成果資料目録